TAU-HOME.COM
LOADING

SK하이닉스, 3D FeNAND 기반 아날로그 인메모리 연산(A-CiM) 연구 성과 공개…낸드가 직접 AI 연산

SK하이닉스가 3D FeNAND 기반 아날로그 인메모리 연산(A-CiM) 연구 성과를 공개했습니다. 연산기와 메모리 간 데이터 이동 병목을 줄이고 낸드 플래시 내부에서 직접 AI 행렬 연산을 수행하는 차세대 컴퓨팅 기술입니다.

tau · 2026년 10월 14일

#SK하이닉스 #3D FeNAND #A-CiM #인메모리컴퓨팅 #NAND #AI반도체 #디일렉

SK하이닉스, 3D FeNAND 기반 아날로그 인메모리 연산(A-CiM) 연구 성과 공개…낸드가 직접 AI 연산

SK하이닉스가 2026년 10월 14일, 3D FeNAND(강유전체 낸드 플래시)를 기반으로 메모리 내부에서 인공지능(AI) 연산을 직접 처리하는 아날로그 인메모리 연산(A-CiM, Analog Compute-in-Memory) 선행 연구 성과를 공개했습니다. 기존 폰 노이만 아키텍처의 고질적 한계로 꼽히던 연산기와 메모리 사이의 대규모 데이터 이동 병목을 해소하고, 저장 장치인 낸드 플래시가 AI 행렬 연산의 일부를 직접 분담하도록 설계한 것이 핵심입니다.

3D FeNAND 반도체 구조 내부에서 직접 인메모리 AI 행렬 연산을 수행하는 아키텍처 콘셉트

이미지 출처: https://www.thelec.kr/news/articleView.html?idxno=63722

이번에 공개된 연구는 대용량 데이터를 단순히 저장하는 전통적인 비휘발성 저장 장치의 역할을 넘어, 낸드 메모리 자체가 연산 기능을 수행함으로써 반도체의 부가가치와 활용 영역을 인메모리 컴퓨팅 전반으로 확장하려는 시도입니다.

폰 노이만 병목 해소: 메모리 내부에서 수행하는 AI 연산

인공지능 모델의 규모가 급격히 팽창하면서, 현대 컴퓨팅 아키텍처의 가장 큰 난제는 프로세서의 연산 속도 자체가 아니라 메모리와 연산기 간에 오가는 막대한 데이터 전송 지연과 전력 소모(폰 노이만 병목, Von Neumann bottleneck)로 지목되어 왔습니다.

초거대 모델 추론 과정에서는 가중치 데이터를 메모리에서 읽어와 GPU나 NPU 등 연산기로 전송하는 과정에서 대부분의 시간과 에너지가 소비됩니다.

  • 데이터 이동 최소화: A-CiM 기술은 연산기로 데이터를 전송하는 대신, 데이터가 저장되어 있는 낸드 플래시 셀 어레이 내부에서 아날로그 방식으로 직접 행렬 곱셈 및 누적(MAC) 연산을 처리합니다.
  • 전력 소모 절감: 연산 장치와 저장 장치 사이의 고속 버스 대역폭 부담을 크게 덜어내어 전체 시스템의 전력 효율을 끌어올릴 수 있는 구조적 잠재력을 가집니다.

3D FeNAND 기반 아키텍처와 낸드 메모리의 역할 확장

이번 연구의 기술적 기반이 된 3D FeNAND는 강유전체(Ferroelectric) 물질의 자발 분극 특성을 3차원 적층 낸드 구조에 접목한 차세대 소자입니다.

SK하이닉스는 3D 구조를 통해 고밀도 저장이 가능한 낸드 플래시의 강점을 유지하면서, 강유전체 물질의 특성을 활용해 메모리 셀 레벨에서 아날로그 인메모리 연산을 구현했습니다.

  • 스토리지의 연산기화: 과거 메모리 반도체 산업이 고용량·고속 읽기/쓰기 중심의 단순 저장 용량 경쟁에 집중했다면, 이번 A-CiM 연구는 낸드 플래시 자체에 연산 지능을 부여하는 패러다임 전환을 시사합니다.
  • 메모리 포트폴리오 다변화: 고대역폭 메모리(HBM)와 CXL(Compute Express Link) 기반 솔루션에 이어, 비휘발성 저장 장치 영역에서도 차세대 인메모리 컴퓨팅 라인업을 확보하려는 장기적 기술 전략의 일환으로 풀이됩니다.

선행 연구 단계의 의의와 상용화 검증 과제

다만 이번에 공개된 성과는 선행 연구(Advanced Research) 단계의 결과물로, 실제 양산 및 상용 반도체 칩에 적용되기까지는 추가적인 기술 고도화와 신뢰성 검증 과정이 남아 있습니다.

  • 소자 신뢰성 및 내구도 검증: 아날로그 방식으로 연산을 반복 수행할 경우 발생할 수 있는 셀 열화, 데이터 보존성(Data Retention), 쓰기/지우기 수명(Endurance) 등 반도체 양산 기준을 충족해야 합니다.
  • 공정 최적화 및 수치 규격화: 칩 단위의 연산 에너지 효율(TOPS/W), 연산 정확도, 대량 생산 공정 수율 등 정량적 벤치마크 지표는 향후 공식 학술 논문 및 상용화 로드맵 발표를 통해 면밀히 확인되어야 합니다.

출처